« ダイソー in 海外 | メイン | 雨降り »

2006年04月21日

Verilogで非同期回路

思いっきり非同期な回路を、Verilogの動作記述で書こうとして、はまる、はまる。
回路図を手で描いてから、構造記述で書いたら、あっさり完成。
やっぱVerilogは同期回路向けなんだね。

投稿者 akita : 2006年04月21日 15:22

トラックバック

このエントリーのトラックバックURL:
http://akita11.jp/mt/mt-tb.cgi/579

コメント

コメントしてください




保存しますか?

(書式を変更するような一部のHTMLタグを使うことができます)